DIALOG(R)File 345:Inpadoc Fam.& Legal Stat

(c) 2001 EPO. All rts. reserv.

17077847

Basic Patent (No,Kind,Date): JP 2001109432 A2 20010420 < No. of Patents: 001>

DRIVING DEVICE FOR ACTIVE MATRIX TYPE LIGHT EMITTING PANEL (English)

Patent Assignee: PIONEER ELECTRONIC CORP

Author (Inventor): OKUDA YOSHIYUKI

IPC: "G09G-003-30; H01L-033-00 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 2001109432 A2 20010420 JP 99285203 A 19991006 (BASIC)

Priority Data (No.Kind,Date): JP 99285203 A 19991006

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-109432 (P2001-109432A)

(43)公開日 平成13年4月20日(2001.4.20)

(51) Int.Cl.'	•	識別記号	FI		5	(参考)
G09G	3/30		G 0 9 G	3/30	J	3 K 0 0 7
	3/20	670		3/20	670J	5 C 0 8 0
// H01L	33/00		H 0 1 L	33/00	J	5 F 0 4 1
H 0 5 B	33/14		H 0 5 B	33/14	Α	

()


		審査請求	未請求	請求項の数12	OL	(全 21	頁
(21)出願番号	特顧平 11-285203	(71)出職人	(71) 出願人 000005016				
			パイオニア	ア株式会社			
(22)出黨日	平成11年10月6日(1999.10.6)		東京都目馬	【区目黒 1丁目]4番]	身	
,, ,		(72)発明者	奥田 義行	<u>ਜ</u> ੋ			
			埼玉県鶴ヶ	r島市富士見 (5丁目1	1番1号	· r
			イオニア棋	朱式会社総合	开究所内	4	
		(74)代理人	100079119				
			弁理士 蒯	村 元彦			
		Fターム(参	考) 3K007	' ABOO BAO6 D	AOO DB	03 EB00	ı
				FA01 GA00 G	A04		
		:	50080	AA06 BB05 D	D29 EE	29 FF11	
		!		GG12 JJ02 J]03]]	04	
			5F041	BB21 BB26 B	•		
				FF06			

(54) 【発明の名称】 アクティブマトリックス型発光パネルの駆動装置

(57)【要約】

【課題】 発光パネルの各EL素子に効果的に逆パイア ス電圧を印加させることができるアクティブマトリック ス型発光パネルの駆動装置を提供する。

【解決手段】 入力映像データの同期タイミングに応じ て複数の容量性発光素子各々に対するアドレス期間と発 **光期間とを繰り返し設定し、アドレス期間に入力映像デ** ータに応じて複数の容量性発光素子のうちの発光させる べき発光素子に対応する駆動素子を指定し、その指定し た駆動素子をアドレス期間に続く発光期間にオンさせ、 発光期間に対応する駆動素子を介して発光させるべき発 光素子に順方向の極性にて発光電圧を印加し、アドレス 期間内に複数の容量性発光素子のうちの少なくとも発光 させるべき発光素子に順方向とは逆方向の極性にてバイ アス電圧を印加する。



【特許請求の範囲】

【請求項1】 マトリックス世に配置され各々が極性を 有する複数の容量性発光素子と前記複数の容量性発光素 子各々を個別に駆動する駆動素子とを含むアクティブマ トリックス型発光パネルに駆動装置であって、

入力映像デーダの同期タイミングに応じて前記複数の容 量性発光素子各々に対するアトレス期間と発光期間とを 繰り返し設定する設定手段と、

前記アドレス期間に前記入力映像データに応じて前記複数の容量性発光素子のうちの発光させるべき発光素子に対応する駆動素子を指定し、その指定した駆動素子を前記アトレス期間に続く前記発光期間にオレさせるオン保持手段と、

前記金元期間に前記指定した駅動差子を介して前記金元 させるべき発売差子に順方向に極性にて発光電圧を印加 する電圧印加手段と、を備え、

前記電圧印加手段は、前記アドレス期間内に前記複数の 容量性発光素子のうちの少なくとも前記発光させるへき 発光素子に前記順方向とは逆方向の極性にてバイアス電 任を印加することを特徴とする駆動装置。

【請求項2】 前記電圧印加手段は、前記発光させるべき発光素子に前記パイアス電圧を前記対応する駆動素子を介して印加することを特徴とする請求項1記載の駆動装置。

【請求項3】 前記設定手段は、前記複数の容量性発光素子に対して前記発光パネルの各行毎に前記アドレス期間及び前記発光期間を各々設定することを特徴とする請求項1記載の駆動装置。

【請求項4】 前記発光パネリにおいて前記複数の容量 性発光素子各々の陽極はアトレス線に接続され、

前記駆動素子は、前記複数の容量性発光素子の陰極にソースが接続され、ドレインがアース接続されたNチャンネルのFETからなり、

前記すン保持手段は、前記アドレス線にゲートが接続され、ソースがデータ線に接続され、ドレインが前記NチャンネルのFETのゲートに接続されたPチャンネルのFETと、前記前記NチャンネルのFETのゲートの接続ラインとアースとの間に接続されたコンデンサと、からなり、

前記電圧印加手段は、前記アドレス期間に前記アドレス 線とアースとの間に前記アドレス線側が負電位となるように前記バイアス電圧を印加し、前記発光期間に前記ア ドレス線とアースとの間に前記アトレス線側が正電位と なるように前記発光電圧を印加する第1ス1ッチと、

前記発光素子を発光させる場合に前記アトレス期間に前記データ線とアースとの間に前記データ線側が正電位となるように所定電圧を印加し、前記発光期間に前記データ線とアースとの間にゼロ電圧を印加する第2スイッチと、を有し、前記アドレス期間に前記所定電圧の印加によって前記PチャンネルのFETを介して前記コンデン

サに充電電流が流れ、その結果、それに続く前記発売期間に前記コンデンサル端子電圧によって前記パチャーネルのFETがオーとなり、前記発光させるごき発光素子に再記発光電圧が印加されることを特徴とする請求項1 又は3記載に駆動装置。

【請求項5】 前記発光パネルにおいて前記複数の容量 性発光素子各々の陽極はアトレス線に接続され、

前記駆動素子は、前記複数の容量性発光素子の陰極にドレインが接続され、ソースがアース接続されたPチャンネルのFETからなり、

前記す。保持手段は、前記アドレス線にゲートが接続され、ノースがデータ線に接続され、ドレイ、が前記ドチャンネルのFETのゲートに接続されたパチャンネルのFETと、前記前記PチャンネルのFETのゲートの接続ラインとアースとの間に接続されたコ、デ、サと、からなり、

前記電圧印加手段は、前記アドレス期間に前記アドレス 線とアースとご間に前記アドレス線側が正電位となるように前記パイアで電圧を印加し、前記発光期間に前記ア トレス線とアースとの間に前記アドレス線側が負電位と なるように前記発光電圧を印加する第1フイッチと、

前記発光素子を発光させる場合に前記アドレア期間に前記データ線とアーフとの間に前記データ線側が正電位となるように所定電圧を印加し、前記発光期間に前記データ線とアースとの間にゼロ電圧を印加する第1スイッチと、を有し、前記アドレス期間に前記所定電圧の印加によって前記NチャンネルのFETを介して前記コンデンサに充電電流が流れ、その結果、それに続く前記発光期間に前記コンデンサの端子電圧によって前記PチャンネルのFETが十二となり、前記発光させる。き発光素子に前記発光電圧が印加されることを特徴とする請求項1又は3記載の駆動装置。

【請求項6】 前記設定手段は、前記複数に容量性発光 素子に対して前記発光パネルの各行同時の前記アドレス 期間及び前記発光期間を各々設定することを特徴とする 請求項1記載の駆動装置。

【請求項7】 前記駆動素子は、前記複数の容量性発光素子の陰極にソースが接続され、トレイ、がアース接続されたNチャップルのFETからなり、

前記すン保持手段は、前記アドレス線にピートが接続され、フースがデータ線に接続され、ドン・一が前記NチャンネルのFETのゲートに接続されたドチーンネルのFETが一トの接続ラインとアースとの間に接続されたコンデーサと、からなり、

前記電圧印加手段は、前記アトレス期間に前記アドレス 線とアースとの間にゼロ電圧を印加し、再記発光期間に 前記アドレス線とアースとの間に前記アトレス線側が正 電位となるように第1所定電圧を印加する第1フイッチ レ 前記発光素子を発光させる場合に前記アドレス期間に前記データ線とアースとの間に前記データ線側が正電位となるように第2所定電圧を印加し、前記発光期間に前記データ線とアースとの間にゼロ電圧を印加する第2スイッチと、

前記アトレス期間に前記複数の容量性発光素子各々の陽極とアースとの間にその陽極側が負電位となるように前記パイアス電圧を印加し、前記発光期間に前記複数の容量性発光素子各々の陽極とアースとの間にその陽極側が正電位となるように前記発光電圧を印加する第3スイッチと、を有し、前記アドレス期間に前記第2所定電圧の印加によって前記PチャンドルのFETを介して前記コンデンサに流電電流が流れ、その結果、それに続く前記発光期間に前記コンデンサの場子電圧によって前記NチャンドルのFETがすっとなり、前記発光させるべき発光素子に前記発光電圧が印加されることを特徴とする請求項1スは6記載の駆動装置。

【請求項8】 前記駆動素子は、前記複数の容量性発光 素子の陽極にドレインが接続され、ソースがアーフ接続 されたPチャンネルのFETからなり、

前記すご保持手段は、前記アトレス線にゲートが接続され、ソースがデータ線に接続され、ドレインが前記PチャンネルのFETのゲートに接続されたNチャンネルのFETと、前記前記PチャンネルのFETのゲートの接続ラインとアースとの間に接続されたコンデンサと、からなり、

前記電圧印加手段は、前記マトレス期間に前記アドレス線とアースとの間に前記アドレス線側が正電位となるように第1所定電圧を印加し、前記発光期間に前記アドレス線とアースとの間にゼロ電圧を印加する第1スイッチレ

前記発光素子を発光させる場合に前記アドレス期間に前記データ線とアースとの間に前記データ線側が正確位となるように第2所定電圧を印加し、前記発光期間に前記データ線とアースとの間にゼロ電圧を印加する第2フィーチェ.

前記アドレス期間に前記複数の容養性発光素子各々の陽極とアースとの間にその陰極側が正電位となるように前記パイアス電圧を印加し、前記発光期間に前記複数の容績性発光素子各々の陰極とアースとの間にその陰極側が負遣位となるように前記発光電圧を印加する第3アイッチと、を有し、前記アドレス期間に前記第2所定電圧の印加によって前記NチャンネルのFETを介して統ご前記PチャンネルのFETがオンとなり、前記発光させるべき発光電圧が印加されることを特徴とする講求項1又はも記載の駆動装置。

【請求項9】 マトル・クス状に配置され各々が極性を 有する複数の容量性発光素子と前記複数の容量性発光素 子各々を個別に駆動する能動素子とを含むアクテ・プマ トリックス型発光ハネルの駆動装置であって、

入力映像データの同期タイミ、グに応じて前記複数の容 量性発光素子各々に対するアトレス期間と発光期間とを 繰り返し設定する設定手段と、

前記アトレフ期間の直前に前記入力映像データの輝度に これに対応する輝度電圧を受け入れて保持して前記アドレフ期間にその輝度電圧に応じて前記複数の容量性発光 素子のうちの発光させるとき発光素子に対応する能動素 子を指定する指定手段と、

前記指定された能動素子を前記アトレス期間に続く前記 発光期間に前記輝度電圧に応じて能動状態又はすっ状態 にさせる保持手段と、

前記発光期間に前記指定された駆動差子を介して前記発 光させるへき発光差子に順方的い極性にて発光電圧を印 加する電圧印加手段と、を備え、

前記電圧印加手段は、前記アドレス期間内に前記複数の 容量性発光素子のうちの上なくとも前記発光させるへき 発光素子に前記順方向とは逆方向の極性にてバイアス電 圧を印加することを特徴とする駆動装置。

【請求項10】 前記設定手段は、前記複数の容量性発 光素子に対して前記発光パネルの各行毎に前記アドレス 期間及び前記発光期間を各り設定することを特徴とする 請求項9記載の駆動装置。

【請求項11】 前記発光パネリにおいて前記複数の容量性発光素子各々の陽極はアドレフ線に接続され、

前記能動素子は、前記複数の容量性発光素子の陰極にソーフが接続され、トレインがアース接続されたNチャンネルのFETからなり、

前記指定手段は、前記アドレア期間の直前に前記入力映像データの輝度レベルに対応する輝度電圧を受け入れて前記アドレス期間においてデータ線に保持電圧を印加するサンブルオールド回路からなり、

前記保持手段は、前記アドレス線にゲートが接続され、 ソースがデータ線に接続され、トレインが前記パチャンネルのFETのゲートに接続されたPチャンネルのFF Tと、前記前記パチャンネルのFETのゲートの接続ラインとアースとの間に接続されたコンデンサと、からなり、

前記電圧印加手段は、前記アトレフ期間に前記アドレス線とアースとの間に前記アドレス線側が負電位となるように前記パイアス電圧を印加し、前記発光期間に前記アドレス線とアースとの間に前記マドレス線側が正電位となるように前記発光電圧を印加するフィッチと、

前記アトレフ期間に前記サンプ(ホー)ド回路の保持電圧の印加によって前記PチャンネルのFETを介して前記コンデンサに充電電流が流れ、その結果、それに続き前記発光期間に前記コンデンサの端子電圧によって前記NチャンネルのFETがオンスは能動状態となり、前記発光させるへき発光素子に前記、チャンネルのFETを

介して前記発光電圧が印加されることを特徴とする請求 項) ては 1 0 記載の駆動装置。

【講求項12】 前記発光ハネルにおいて前記複数の容量性発光素子各々の陽極はアトレス線に接続され、

前記駆動差子は、前記複数の容量性発光差子の陰極にトレインが接続され、ノースがアース接続されたPチャ!ネルのFETからなり、

前記指定手段は、前記アトレア期間の直前に前記入力映像データの輝度レベルに対応する輝度電圧を受け入れて前記アトレス期間においてデータ線に保持電圧を印加するサンプルホールト回路からなり、

前記保持手段は、前記アトレフ線にデートが接続され、フースがデータ線に接続され、トレインが前記PチャンネルのFETのゲートに接続されたメチャンネルのFETと、前記前記ドチャンネルでFETのゲートの接続ライ、上アーブとの間に接続されたコンデンサと、からなり、

前記電圧印加手段は、前記アトレス期間に前記アトレス 線とアースとの間に前記アドレス線側が正電位となるように前記パイアス電圧を印加し、前記発光期間に前記アドレス線とアースとの間に前記アドレス線側が負電位と なるように前記発光電圧を印加する第1スイッチと、

前記アトレス期間に前記サンプ 1ホールド回路の保持電圧の印加によって前記NチーンネリのFETを介して前記コンデンサに充電電流が流れ、その結果、それに続く前記発光期間に前記コンデンサの端子電圧によって前記PチャンネルのFETがオンズは能動状態となり、前記発光させるべき発光素子に前記PチャンネルのFETを介して前記発光電圧が印加されることを特徴とする請求項リスは10記載の駆動装置。

【発明の詳細な説明】

[0001]

【発明が属する技術分野】本発明は、有機エレクトロルミネセンス素子等の容量性発光素子を用いたアクティブマトリックス型発光パネルの駆動装置に関する。

[0002]

【使来の技術】近年、表示装置の大型化に伴い、薄型の表示装置が要求され、各種の薄型表示装置が実用化されている。複数の有機エレクトローミネッセンス差子をマトックス状に配列して構成される発光(ネルを用いたマトラックスディスプレイは、かかる薄型表示装置の1つとして着目されている。

【ロロリ3】有機エレクトロリミネ・センス素子(以下、単にEも素子ともいう)は、電気的には、図1のような等価回路にて表すことができる。図から分かるように、素子は、容量成分にといる容量成分に並列に結合するブイオード特性の成分Eとによる構成に置き換えることができる。よって、Eも素子は、容量性の発光素子であると考えられている。Eも素子は、直流の発光駆動電圧が電極間に印加されると、電荷が容量成分Cに蓄積さ

れ、続いて当該素子固有に障壁電圧または発光閾値電圧 を越えると、電極、ダイエード成分日の陽極側)から発 光層を担う有機機能層に電流が流れ始め、この電流に比 例した便度で発光する。

【りつり4】もかるEL素子発光ハネルとしては、EL素子を単にマトリックス状に配置した単純マトリックス 型発光パネルと、マトルックス状に配置した各EL素子にトランプスタからなる駆動素子を加えたアウティブでトリックス型発光パネルとが知られている。アクティブでトリックス型発光パネルが駆動装置においては、各EL素子を発光駆動するためにアトレス期間と発光期間とを実現に繰り返すことが行われている。アドレス期間はマトリックス発光パネルトの発光させるべきEL素子を指定する期間であり、発光期間はアトレス期間に指定された日上素子に発光電圧を印加する期間である。

[0005]

【発明が解決しようとする課題】ところで、EL素子においては、発光に関与しない逆方向に電圧を印加すると素子寿命が延びることが経験的に知られている。しかしながら、従来のアクティフマトリックス型発光パネルの駆動装置においては、例えば、特開中7-111341号公報に示されたように、EL素子には発光期間において順方向に電圧を印加するだけであり、いずれの期間においてもEL素子に対して逆パイアフとなるように電圧を印加することは行われていない。

【0006】そこで、本発明の目的は、アクティブマトリーファ型発光パネルの各日上素子に効果的に逆パイアス電圧を印加させることができるアクティブマトリックス型発光パネーの駆動装置を提供することである。

[0007]

【課題を解決するための手段】本発明のアクティブマト リックス型発光バネルの駆動装置は、マトロックス状に 配置され各々が極性を有する複数の容量性発光素子と複 数の容量性発光素子各々を個別に駆動する駆動素子とを 含むアクティブマトリックス型発光パネルの駆動装置で あって、人力映像データの同期タイミングに応じて複数 の容量性発光素子各々に対するアドレス期間と発光期間 上を繰り返し設定する設定手段と、アトレス期間に入力 映像データに応じて複数の容量性発光素子のうちの発光 させるべき発光素子に対応する駆動素子を指定し、その 指定した駆動奉子をアトレス期間に続く発光期間にオン させるす。保持手段と、発光期間に指定した駆動素子を 介して発光させるべき発光素子は順方向の極性にて発光 電圧を印加する電圧印加手段と、を備え、電圧印加手段 は、アドレス期間内に複数の容量性発光素子のうちの少 な?とも発光させるへき発光素子に順方向とは逆方向の 極性にてバイアス電圧を印加することを特徴としてい

【0008】また、 本発明のアクテ・プロトリックで 型発光パネルが駆動装置は、マトリックで抵け配置され 各々が極性を有する複数の容積性発光素子と複数の容積 性発光素子各々を個別に駆動する能動素子とを含むアク ティブマトリックス型発光パネルの駆動装置であって、 入力映像データの同期タイミングに応じて複数の存量性 発光差子各々に対するアドレフ期間と発光期間とを繰り 返し設定する設定手段と、アドレス期間の直前に入力映 像データの輝度レベルに対応する輝度電圧を受け入れて 保持してアドレス期間にその輝度電圧に応じて複数の容 量性発光素子のうちの発光させるへき発光素子に対応す る能動素子を指定する指定手段と、指定された能動素子 をアドレス期間に統一発光期間に輝度電圧に応じて能動 状態又はオン状態にさせる保持手段と、発光期間に指定 された駆動素子を介して発光させるべき発光素子に順方。 向の極性にて発光電圧を印加する電圧印加手段と、を備 え、電圧印加手段は、アドレス期間内に複数の容量性発 光素子のうちの少なくとも発光させるべき発光素子に順 方向とは逆方向の極性にてバイアス電圧を印加すること を特徴としている。

[0009]

【発明の実施の形態】以下、本発明が実施例を図面を参照しつつ詳細に説明する。回じは本発明によるE L 素子を用いた線順次表示方式の駆動装置を示している。この駆動装置は、アウテ・プマトリックで型発光パネル1の、A、D 変換器(、駆動制御回路と、メモリ4、アドレス走査ドライバの及びデータドライバでから構成されている。

【0.0.1.1】A、「D 変換器上は、駆動制御回路 2 から供給される $^{\circ}$ コッツ 信号に応じて、入力されたアナログの入力映像信号をサップし、プレてこれを 1 画素毎に対応した以ビットの画素データDに変換し、これをメモリ4に供給する。メモリ4は、駆動制御回路 2 から供給された。 かかる 書込動作により 発光 $^{\circ}$ 本の $^{\circ}$ と、メモリ 4 は、駆動制御回路 2 からは 5 も 1 画面 $^{\circ}$ 「m行」に別)から書き込みが終了する と、メモリ4 は、駆動制御回路 2 から供給された説出信号に応り出る 1 画面 分の第1 行か $^{\circ}$ 等m行一、と1 行 7 年に け 割し、かつ第1 行か $^{\circ}$ 等m行一、と1 行 7 年に 読み出して 雨次、データドライバ 7 に供給する。

【0012】駆動制御回路2は、上記入力映像信号中における水平同期信号及び垂直同期信号に応じて、上記A // 10変換器1に対するシロック信号、及びメモリ4に対するシロック信号、及びメモリ4に対する書と及び読出信号を発生する。更に、駆動制御回路2は、上記人力映像信号にわける1フィールド期間を8個のサブフィールトに対割し、各サブフィールドのサブフィールを発光パネル10に印加すべきタイパテの各種に供給する。このフィールドのサブフィールトに輝度の相対比が1、2、4、8、15、7つマィールトに選択的組入会わっていましても関連される。なけ、12に分割しても良い。バ実現される。なけ、1フィールトに分割しても良い。バ実現が対処のサブフィールトに分割しても良い。

【0013】各サプフィールトの動作は共通しているので、1サプフィールト分だけを説明すると、図3に示すように、1サプフィールト分だけを説明すると、図3に示すら順にアトレス期間となり、そのアドレス期間の開始はアドレス親公向かって各アドレス線毎に所定期間だけ遅れる。アトレス走査ドライバもは、アドレス期間において連バイアス電位「Vaを走査」ルスSPとして発力して連バイアス電位「Vaを走査」ルスSPとして判別が終了すると、発光電位という。1サプフィールド内においてをアドレス線に供給する。1サプフィールド内において発アドレス線に供給する。1サプフィールド内において発売アドレス線に供給する。1サプフィールド内において発売期間も同一の長さであるが、1フィールド内において発売期間も同一の長さであるが、1フィールド内において発売期間も同一の長さであるが、1フィールド内におい短時間的に後に位置するサブフィートほど、発光期間は短くなる。

【p(0) 4】 データトライパでは、上記メモリ4から順次認み出された駆動画 春データビット群 $DB_1 \sim DB_n$ 各々に対応した画素データパルス群 $DP_1 \sim DP_n$ を発生し、これらをアトレス期間にあるデータ線 $B_1 \sim B_n$ に順次印加して行了。なお、データトライパでは、駆動画 春データビット群 $DB_1 \sim B_1 \sim$

 【0.017】図5は発光 (2.7)10におけるアドレス線 $A_1 \sim A_0$ 0のうちの1つのアドレス線 A_1 とデータ線 $B_1 \sim B_0$ 0のうちの1つのデーク線 B_1 とかえ差する位置に設けられたE L 奉子 $E_{1,j}$ を含む発光回路 $1.0_{1,j}$ を示している。発光回路 $1.0_{1,j}$ はE L 奉子 $E_{1,j}$ の他に、 P c h (チャンネル)のMOSFE T 1.11. N c h のMOSFE T 1.2 及びコンデンサ1 3 を備えている。アドレス線 A_1 にはE L 奉子 $B_{1,j}$ のアパートとFE T 1.1のグートとが接続されている。FE T 1.1のグートにはFE T 1.2のゲートが接続されている。FE T 1.1のデートが接続されている。FL 奉子 $B_{1,j}$ のカソードにはFE T 1.2のパースが接続されている。F 1.2のデートが接続されている。F 1.2のデースが接続されている。

【0.0.1.8】 アドレフ線 A_1 はアドレス走査ドライバ6内のフェッチがに接続されており、スイッチがは上記した発光電位 $V_{\rm P}$ 、連バイアス電位 $-V_{\rm R}$ 及び0Vのアース電位のいずれか1の電位を選択的にアドレス線 A_1 に供給する。また、データ線 B_1 はデータドライバ7内のフェッチ T_1 に接続されており、スイッチ T_1 は正電位 $V_{\rm P}$ 及び0Vのアース電位のいずれか一方が電位をデータ線 B_1 に供給する。スイッチが1及び T_1 の切換は駆動制御回路とからのタイミ、ど信号に応じて行われる。

【0.0.1.9】 EL 素子 $E_{1,1}$ の発光するサブフィールドにおいては、アトレス線 Λ_1 の行かアトレス期間になると、スイッチがはアドレス線 Λ_1 に逆ハイアス電位・Vaを供給する。すなわち、アトレス線 Λ_1 に選択は、負電位 - Vaのアトレッシングパルスの供給により行われ、このときEL 素子 $E_{1,1}$ のアノードに負電位 - Vaが印加され、カソードはアース電位であることからEL 素子 $E_{1,1}$ は逆方向にバイアスされる。一方、データ線 B_1 にはアドレス期間において正電位 V_1 がデイッチで」を介して供給されるので、FET11はオーとなり、電圧 V_1 によってコンデンサ13が充電される。このとき FET1にスケートにはコンデンサ13の端子電圧である正電圧が印加される。

【0.020】 アトレフ期間が終了して発光期間となると、フィッチャ[はアドレス線 A_i に発光電炉V e を供給するので、FET 1.1はオーとなるが、FET 1.2はそのゲートにコンデンサ13の充電電圧が印加されるためオン状態となる。よって、FET 1.2です。によりEL素子E $_{1,1}$ のカソードはアース電位に降し、なり、EL素子E $_{1,1}$ には発光電圧V e が順方向にて印加されるので電流が流れてEL素子E $_{1,1}$ は発光性態となる。

【0.0.2.1】発光期間が終了すると、アイッチ 6_i は0.Vのアース電位をアドレス線 Λ_i に供給するので、EL

【90022】なお、発土回路 $1.0_{i,j}$ は閉った示すように構成することもできる。図6の発光回路 $1.0_{i,j}$ は E L 素子 $E_{i,j}$ の他に、NehのMOSFET 1.6、PehoMOSFET 1.7 でものMOSFET 1.7 では 1.7 では 1.7 で 1.

【0.023】アトレス線 A_i に接続されたスイッチ β_i は 上記した発光準位 - V_{e} 、逆パイアス準位 V_{e} a 及び $0.V_{e}$ のいずれか!の電位を選択的にアドレス線 A_i に供給する。また、データ線 B_j に接続されたスイッチ T_j は電位 V_{e} 及び $0.V_{e}$ がずれか一方の電位をデータ線 B_j に供給する。スイーチ b_1 及び b_1 の切換は駆動制御回路 b_2 からのタイミン 学信号に応じて行われる。

【0.024】 この図ものEL素子 E_{i-j} が発光するサブフェールトにおいては、アトシス線 A_i の行がアドレス期間になると、スイッチ 6_i はアドレス線 A_i に逆バイアス電位V a を供給する。このときE L 素子 E_{i-j} のカソードには正電位V e が印加され、アノートはアース電位であることからEL素子 E_{i-j} は図るス場合と同様に逆方向にバイアスされる。一方、データ線 E_j にはアドレス期間において正電位 V_i がスイッチ T_j を全して供給されるので、FET16はオンとなり、電圧 V_i によってコンデンサ18が充電される。このときFET17のゲートにはコンデンサ18が流電される。このときFET17のゲートにはコンデンサ18が流電される。

【0.025】 アトレフ期間が終了して発光期間となる こ、スイッチ 6_1 はアドレス線 A_1 に発光電位 - V e を供給するので、FET16はオフとなるが、FET17はそのケートにコンデンサ18の充電電圧が印加されるためすン状態となる。よって、FET16のオンによりEL 素子 $E_{1,1}$ のアノードはアース電位に等しくなり、EL 素子 $E_{1,1}$ には発光電圧V e が順方向にて印加されるこで電流が流れてEL素子 $E_{1,1}$ は発光地態となる。

【0.006】 発光期間が終了すると、2.1 2.1 2.1 3.1 3.0

ティブマトリックス型発光パネル20と、A/D変換器21、駆動制御回路22、メモリ24、アドレス走査ドライバ26、データドライバ27及び電源回路28から構成されている。

【 σ 027】発光パネル20において、複数のEL素子 $E_{1,1} \sim E_{m,n}$ は、アドレフ線 $A_1 \sim A_m$ 及びデータ線 $B_1 \sim B_{m,n}$ は、アドレフ線 $A_1 \sim A_m$ 及びデータ線 $B_1 \sim B_{m,n}$ 春々のアノードは電源線 C に 共通接続されている。アドレス 虚査ドライバ26 は発光パネル20のアドレフ線 $A_1 \sim A_m$ に接続され、電位 V に V のアース電位のいずれか一方の電位をアドレス 線 $A_1 \sim A_m$ 各々に個別に供給する。データドライバ27 は発光パネル20のデータ線 $B_1 \sim B_n$ に接続され、 E 電位 V_1 及び 0 V のいずれか一方の電位をデータ線 $B_1 \sim B_n$ 各々に個別に供給する。 電原回路 2 8 は電源線 C に接続され、発光電位 $V_2 \sim B_n$ で E で E の E で E の E で E の E で E の E で E の E で E の E で E の E で E の E で E の E で E の E で E で E で E の E で E の E で E で E で E の E で E で E の E で E で E で E で E の E で E で E で E で E で E の E で E

【0.0.2.8】 A./ D変換器と、は、駆動制御回路2.2から世紀されるクロック信号に応じて、入力されたアナログの入力映像信号をサンプリ、グしてこれを1.画素毎に対応したNビットの画素データDに変換し、これを4.世別2.4に供給する。4.モリ2.4は、駆動制御回路2.2から供給された書込信号に従って上記画素データDを順次書き込む。かかる書込動作により発光パネル2.0における1.画面(mff、n.列)分の書き込みが終了すると、メモリ2.4は、駆動制御回路2.2から供給された読出信号に応してこの1.画面分の画素データD[1-mnを各ビット析年に分割し、かつ第1.ffから第mfrへと1.ff分毎に読み出したものを駆動画素データヒット群DE1~DB1として順次、データトライバ2.7に供給する。

【0029】駆動制御回路とこは、上記入力映像信号中における水平同期信号及び垂直同期信号に応じて、上記A、D変換器1に対するクロック信号、及びメモリ4に対する書込及び読出信号を発生する。更に、駆動制御回路ととは、上記入力映像信号における1フィールド明間を8個のサブフィールドに分割し、各サブフィールド内において各種駆動パルスを発光パネル10に印加すべきタイミング信号をアドレス走査ドライバ26、データドライバ27及び電源回路と8の各々に供給する。

【00030】各サプフェールドの動作は共通しているので、(サプフェールド分だけを説明すると、[0]8に示すように、(サプフェールドにおいてはアドレス線 $A_1 \sim A_m$ が全てアドレス期間となり、アドレス期間が終了すると、アドレス線 $A_1 \sim A_m$ 全てが発光期間となる。発光期間は1フェールド内において時間的に後に位置するサブフェードほど長くなる。

【0031】アドレス走査ドライバ26は、アドレス期間において07のアース電位を走査バルスSPとしてアドレス線A1から順番にアドレス線に供給する。アドレ

ス線 A_m に走査パルスを供給すると、アドレス期間は終了して発光期間となる。また、アドレス走走トライバ6は、走査パルスSPの供納時以外においてはアドレス線 $A_1 \sim A_m$ を正確位V(-1)連持する。

【0.032】 データトライバ27は、上記(モリ24から順次読み出された駆動画素データビット群D $B_1 \sim D$ B_n 各々に対応した画素データベルス群D $P_1 \sim D(P_n)$ を発生し、これらをアトレス期間において走査ベルスSP に同期してデータ線 $B_1 \sim B_n$ に順次印加して行う。なお、データトライバ27は、緊動画素データビットが例えば論理レベル0.00である場合には電圧 V_1 に画素データベルスを発生する一方、論理レベル0.001 である場合には0.000 の画素データバルスを発生してデータ線0.001 である場合には0.000 の画素データバルスを発生してデータ線0.001 である場合には0.000 の画素データバルスを発生してデータ線0.001 である場合にな0.001 である場合においてデータトライバ27は、この画素データバルスの1 行が0.001 を上記画素データバルス群DPとしてデータ線0.001 である。

【りり33】電源回路じらはアトレス期間において逆バ イアス電位=Vaを電源線Cに供給し、発光期間におい ては発光電位Veを電源線じに供給する。アドレス期間 に走査パルスSPが印加された"行"と、電圧時の画素 データ (ルフが印加された) 列 ピス 交差部の日上素子に のみ発光期間において発光電位Veによる電流が流れて 発光状態となる。 · 方、走査ハルスSPが印加されたも のの、0℃の画素データベルスが印加された日し素子に は発光期間において電流は流れず、非発光状態となる。 【0034】図りは1つ;一まと内における発光パネル 20の行方向(アトレス線 $A_1 \sim A_m$ 方向)についての 第1サブフィールト~第8サフフ・ールと各々の時間的 位置を示している。各サブフィーリト間において電源回 路28は、0Vのアース電位を電源線Cに供給してEL 素子をリセットする。図10は発光パネルじ0における アドレス線AI~Amのうちの1つのアトレス線Aiとデ ータ線Bi~Baのうちの1つのデータ線Biとが交差す る位置に設けられたEL弟子 ${\sf E}_{{\sf I},{\sf T}}$ を含む発光回路 ${\sf 2.0}$ iliを示している。発光回路20iliはEL差子Eliの 他に、PchのMOSFET31、NchのMOSFE T32及びコンデンサ33を備えている。アドレス線A ;にはFET31万ゲートが接続されている。データ線 B₁にはFET31のノースが接続されている。FET 31のドレインにはFET32のゲートが接続され、そ |の接続ラインはコーデーサ33を介してアース接続され ている。EL素子E_{には}のカノードにはFET32のプ ースが接続されており、FET32のドレインはアース 接続されている。ElaffElalのアノードは電順線C に接続されている。

【0.0.3.5】 アトレス線 A_1 はアドレス走査トライパ2 6内のスイッチ2 b_1 に接続されており、スイッチ2 b_1 は上記した正準位 $V_{\rm CC}$ 及び $0.V_{\rm CC}$ の電位のうちの一方の電位をアドレア線 A_1 に供給する。また、データ線 B_j はデータドライバ27内のスイッチ2 7_j に接続されており、フイッチ2 7_j は正電位 V_L 及びりVのアース電位のいずれか一方の電位をデータ P_j に供給する。電源線には電源回路28内のスイッチ28に接続され、スイッチ28には発売電位 V_C 、並バイアス電位 V_C 及びりVのアース電位のいずれか1の電位を電源線Cに供給する。スイッチ2 P_j 及びスイッチ28に切換は駆動制運回路2からのタイミング信号に応じて行われる。

【0.03.6】 E L 奉子 $E_{1,j}$ が発光するサブフィールドにおいては、アドレス線 A_j の行がアドレス期間になると、スイッチ2 β_j はアース電位の走電 γ ルスをアドレス線 A_j に供給する。その走電 γ ルスの供給中において、FET 3.1 がオ)となると世にデータ線 B_j には正電位 V_L によってコンデンサ 3.3 が充電される。このとき F ET 3.2 の デートにはコンデンサ 3.3 の 端子電圧である正電圧が印加される。 電源線 には 2 アドレス期間においてはスイッチ 2 名 2 の

【0.037】アドレス期間が終了して発光期間となると、スイッチ2 β_1 はアドレス線 Λ_1 に正準位Vccを供給するので、FET3.1はオフとなる。一方、電源線Cを介してEL奉子 $E_{1,1}$ のアノードには発光期間にはスイッチ2.8cから発光電位Veが供給され、FET3.2はそのゲートにコ、デンサ3.3の充電電圧が印加されているためオン状態となる。よって、EL奉子 $E_{1,1}$ には発光電圧Veが順方向にて印加されるので電流が流れてEL素子 $E_{1,1}$ は発光状態となる。

【0.0.3.8】 発売期間が終了すると、スイッチ2.8cは0.7のアース電位を電源線とに供給するので、EL 条子 $E_{1.1}$ の両端子間がほぼ0.7となりりセット期間となる。かかる発光回路 $2.0_{1.1}$ は第1.7でアイールド~第8.7が、サブフィールド各々において同様に動作する。また、発光パネル2.0の発光回路 $2.0_{1.1}$ 以外の発光回路 $2.0_{1.1}$ ~ $2.0_{m.n.}$ (図示せず)各々においても発光问路 $2.0_{1.1}$ と同様に動作する。

【0.0.3.9】なお、発光回路 $2.0_{1,1}$ は図1.1に示すように構成することもできる。図1.1 万発光回路 $2.0_{1,1}$ はEL素子 $E_{1,1}$ の他に、NonのMOSFET.4.6、PohomoSFET.4.7 及びコンデンサ4.8 からなる。アドレス線入 $_1$ にはFET.4.6 のゲートとか接続されている。データ線 B_1 にはFET.4.6 のソースが接続されている。FET.4.6 のドレ・ンにはFET.4.2 のゲートが接続され、その接続ラインはコンデンサ4.8 を介してアース接続されている。EL素子 $E_{1,1}$ のアノードにはFET.4.2 のソースはアース接続されている。

【0040】スイッチ26」は正電位Vcc及び0Vのア

【0041】EL素子 $E_{1,j}$ が発光するサブフィールドにおいては、アドレス線 A_i の行かアドレス期間になると、スキッチ2 G_i は正電位Vccの走査のルスをアドレス線 A_i に供給する。その走査のルスの供給中において、FET41がオンとなると共にデータ線 G_i には正電位 V_i でスイッチ27jを介して供給されるので、電圧 V_i によってコンデンサ43が充電される。このときFET42のゲートにはコンデ、サ43の端子電圧である正電圧が印加される。電源線ににはアドレス期間においてはスイッチ28cから逆パイアス電位V4oが印加される。すなわち、アドレス期間においては発光パネル20内の全てのEL素子 $E_{1,j}$ が逆方向にパイアスされる。

【0.043】 発光期間が終了すると、7.19 千2.8 cは0.7 のアース電位を電源線Cに供給するので、EL 秦子 $E_{1,j}$ の両端子間がほぼ0.7 となりリセット期間となる。かかる発光回路 $2.0_{1,j}$ は第1 サブフィールド~第8 サブフィールド各々において同様に動作する。また、発光パネル2.0 の発光回路 $2.0_{1,j}$ 以外の発光回路 $2.0_{1,j}$ 以外の発光回路 $2.0_{1,j}$ と同様に動作する。

【0044】なお、上記した各実施例においては、アドレス期間においてはそれに続く発光期間に発光させるEL素子に逆パイアス電圧が印加されるが、発光させないEL素子にも逆パイアス電圧を印加しても良い。上記した実施例においては、輝度調整を時間変調方式(サブフィールド方式)で行う装置を立したが一次に一電流変調方式で輝度調整を行う駆動装置について説明する。

【0045】図12は電流変調方式で輝度調整を行う駆動装置を示している。この駆動装置は図2の装置と同様に繰順次発光方式の発光を行うものであり、図12に示すように、アフティフマトリックで型発光パネル10、

レイル変換回路51、駆動制御回路52、アドレス走査トライバ53及びデータドライバ54から構成されている。

【0047】アトレス走査トライバ53は発光パネル10のアドレス線 $\Lambda_1 \sim \Lambda_m$ こ接続され、発光関値Vthを超える発光電位Ve及び逆ハイアフ電位-Vaのいずれか1の電位をアドレス線 $\Lambda_1 \sim \Lambda_m$ 各々に個別に供給するスイッチを備えている。図13ではスイッチ δ_1 が上記した発光電位Ve及び逆ハイアフ電位-Vaのいずれか1の電位を選択的にアドレス線 Λ_1 に供給する。スイッチ δ_1 の切換は駆動制卸回路52からのタイミング信号に応じて行われる。

【0048】 データドライバ5 4は発光パネル10のデータ線 $B_1 \sim B_n$ 毎にサンプルホールド回路(図13の55_j)を有している。サンプルホールド回路各々はスイッチとコンデンサとからなり、レベル変換回路51から輝度レベルに対応する電圧信号が供給されるように構成されている。サンプルホールド回路の出力が対応するデータ線 $B_1 \sim B_n$ に接続されている。

【0049】駆動制御回路52は、上記入力映像信号中における水平同期信号及び垂直同期信号に応じて、入力映像信号における1フィールド期間内において各種駆動パルスを発光パネル10に印加すべきタイミング信号をアドレス走査ドライバ53及びデータドライバ54の各々に供給する。1フィールド期間内においては、図14に示すようにアドレス線AIから順にアドレス期間となり、そのアドレス明間の開始はアドレス線AIに向かって各アドレス線毎に所定期間だけ遅れる。アドレス線毎に所定期間だけ遅れる。アドレス線に供給すると、発光期間となり、アドレス線に供給する。アドレス線に供給すると、発光期間となり、不利期間が終了すると、発光期間となり、不利期間が終了すると、発光期間となり、不利期間が終了すると、発光期間となり、現に供給する。1フィールト内において各アドレス線に供給する。1フィールト内において各アドレス線毎のアドカス期間は同一の長さであり、発光期間も同一の長さである。

【0.0.5.0】データドライバ8.4においては、レベル変換回路5.1から頼州読み出されたデータ線 $B_{\rm L}\sim B_{\rm R}$ 名々に対応した電圧信号をサンプルホールト回路に供給して保持させる。サンプルホールド回路 $5.5_{\rm L}$ のスイッチ $5.6_{\rm L}$ はアトレス期間が直前に一時的にオンとなり、コ

シデンサ5 T_1 に電圧信号を保持させる。このスイッチ 5 β_1 のオシオフは駆動制御回路 5 2 から供給されるタイミン 学信号に応じて制御される。アドレス期間になったデータ線にはサンブルオールド回路 5 β_1 のコンデンサ 5 T_1 の保持レベルが印加され、これが画素データバルスとなる。

【0051】この際、走査へはスSFが印加された"行"と、保持レベルの画孝データベルスが印加された"列"との交差部のEL孝子にのみ発光期間において電流が流れて発光状態となる。一方、走査バルスSPが印加されたものの、保持レベルがりVの画孝データバルスが印加されたEL素子には発光期間において電流は流れず、非発光状態となる。

【0052】図13の発光回路10_{1...i}のEL素子E_{1...i} が発光するフィールトにおいては、アトレス線Apの行 がアドレス期間になる直前にスイッチ 5 6 がオンとな り、レベル変換回路51から世給された輝度レベルに対 応する正電圧の電圧信号かコーデンサ5 74に保持さ れ、その後、スイッチ56」は直ちにオフとなる。アド レス線A₁の行がアドレス期間になると、スイッチ 6_iは アドレス線Aiに逆バイアス電位ーVaを供給する。こ のときEL素子Eijのアノードに負電位-Vaが印加 され、カソートはアース電位であることからEL素子E $_{1,1}$ は逆方向にパイアスされる。一方、データ線 $\, {
m B}_{
m I} \, {
m Ct} \,$ アドレス期間においてコンデ、サラフに保持されてい る電圧信号が供給されるので、FET11はオンとなる り、電圧信号によってコンデンサ13か充電される。こ のときFET12のゲートにはコンデンサ13の端子電 圧である正電圧が印加される。

【0.053】 アトレス期間が終了して発光期間となると、スイッチ 6_1 はアトレス線 A_1 に発光電位 V e を供給するので、FET 1.1はオコとなるが、FET 1.2はそのゲートにコンデンサ1.3の充電電圧が印加されるためオン状態又は能動状態となる。FET 1.2はゲートへの印加電圧、すなわち輝度レールに応じてオン状態又は能動状態となる。

【0.054】 FET 1.2のオーの場合にはEL 素子ELJのカソードはアース電位に等しくなり、EL 素子ELJには発光電圧Veが順方向にて印加されるので電流が流れてEL 素子ELJは発光状態となる。また、能動状態の場合にはコンデンサ13の充電電圧に応じた電流がEL 素子ELJをひFET 1.2のソース・トレイン間には流れるので、EL 素子ELJは映像信号の輝度レバルに応じた輝度で発光することとなる。

【0.0.5.5】がかる電流変調方式の駆動装置の発光回路 $1.0_{1.1}$ は図1.5に示すように構成することもできる。発光回路 $1.0_{1.1}$ は図6に示したように、E L 秦子 $E_{1.1}$ の他に、N c h 0.0MOS F E T 1.6、P c h 0.0MOS F E T 1.7 及びコンデンサ 1.8からなる。アトレス線 0.0に接続されたスイッチ0.01は上記した発光電位 0.01と乗り

び逆ハイアス電位Vaのいずれか1の電位を選択的にア ドレス線A¦に供給する。

【0.0.5.6】 この図1.5.00EL素子 $E_{1...1}$ が発光するフィールドにおいては、アトレフ線 A_1 の行がアドレス期間になる直面にスイッチ 5.6_1 がオ1、となり、レベル変換回路5.1から供給された正電圧の電圧信号がコンデンサ 5.7_1 に保持され、その後、スイッチ 5.6_1 は直ちにオフとなる。アドレス線 A_1 の行がアドレス期間になると、スイッチ 6_1 はアドレス線 A_1 に逆バイアス電位 V_2 を供給する。このときEL素子 $E_{1...1}$ のカソードに正電位 V_2 のか印加され、アノードはアース電位であることからE.L素子 $E_{1...1}$ は逆方向にバイアフされる。一方、デーク線 B_1 にはアドレス期間において正電位の電圧信号が供給されるので、FET:6はオンとなり、電圧信号 だよってコンデンサ1.8が充電される。このときFET 1.7のケートにはコンデンサ1.8が充電される。このときFET 1.7のケートにはコンデンサ1.8が流電される。

【0.057】アトレス期間が終了して発光期間となると、スイッチ 6_1 はアドレス線 A_1 に発光電位-Veを供給するので、FET16はオフとなるが、FET17はそのゲートにコンデンサ18の充電電圧が印加されるためオン状態又は能動状態となる。FET17はゲートへのコンデンサ18からの印加電圧、すなわち輝度レベルに応してオン状態又は能動状態となる。

【0.058】 FET 1.7のオンの場合には、EL素子Ei,jのアノードはアース電位に等してなり、EL素子Ei,jには発光電圧Veが順方向にて印加されるので電流が流れてEL素子Ei,jは発光状態となる。また、能動状態の場合にはコンデンサ1.8の充電電圧に応じた電流がEL素子Ei,j及びFET 1.7のソース・ドレイン間には流れるので、EL素子Ei,jは映像信号の輝度レベルに応じた輝度で発光することとなる。

[0059]

【発明の効果】以上の如く、本発明によれば、アドレス期間にアクティブマトリックス型発光パネルの各EL素子に逆パイアス電圧を印加させることができ、この結果、EL素子の寿命を延ばすことができる。

【図面の簡単な説明】

【四1】Eし素子の等価回路を示す回路図である。

【[]2] 本発明による線順次表示方式の駆動装置を示す プロック回である。

【回3】回2の装置の1サブフィールドにおけるアドレス期間及び発光期間を示す図である。

【図4】線順次表示方式の場合の1フィールドにおける 各サブフィールドの分割を示す図である。

【図5】図2の発光パネル上の1つの発光回路例を示す 回路図である。

【図6】図2の発光パネル上の1つの発光回路の他の例を示す回路図である。

【図7】本発明による全面一斉表示方式の駆動装置を示すゴロック図である。

【図8】図7の装置の1サブフィールドにおけるアドレス期間及び発光期間を至す図である。

【図9】全面 - 斉表示方式の場合の1フィールドにおける各サプフィールトの分割を示す図である。

【四10】回7の全七パネル上の1つの発光回路例を示す回路図である。

【図11】図7の発光へネル上の1つの発光回路の他の例を示す回路図である。

【図12】電流変調方式で輝度調整を行う駆動装置を示すプロック回である。

【図13】図12の発光パネル上の1つの発光回路例を示す回路図である。

【図14】図12の装置の1フィールドにおけるアドレス期間及び発光期間を示す図である。

【図15】図12の発光バネル上の1つの発光回路の他の例を示す回路図である。

【符号の説明】

4. 24 〈モリ

6、26、53 アドレス走査ドライバ

7. 27. 54 *デ*ータトライバ

10,20 発光//ネル


28 電源回路


 $A_1 \sim A_m$ アトレス線


 $B_1 \sim B_n$ データ線

E_{1,j} EL寿子


[図1]









[図4]




[図5]




[図7]




【图6】




【図8】




【図9】




[図10]



[図11]




[図12]





【图13】

(17)




[図14]





【図15】



【手統補正書】

【提出日】平成13年1月30日(2001.1.30)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 マトリックス状に配置され各々が極性を有する複数の容量性発光素子と前記複数の容量性発光素子各々を個別に駆動する駆動素子とを含むアクティブマトリックス型発光パネルの駆動装置であって、

入力映像データの同期タイミングに応じて前記複数の容量性発光素子各々に対するアドレス期間と発光期間とを 繰り返し設定する設定手段と、

前記アドレス期間に前記入力映像データに応じて前記複数の容量性発光素子のうちの発光させるべき発光素子に対応する駆動素子を指定し、その指定した駆動素子を前記アドレス期間に続く前記発光期間にオンさせるオン保持手段と、

前記発光期間に前記指定した駆動素子を介して前記発光させるべき発光素子に順方向の極性にて発光電圧を印加

する電圧印加手段と、を備え、

前記電圧印加手段は、前記アドレス期間内に前記複数の容量性発光素子のうちの少なくとも前記発光させるべき 発光素子に前記順方向とは逆方向の極性にてバイアス電 圧を印加することを特徴とする駆動装置。

【請求項2】 前記電圧印加手段は、前記発光させるべき発光素子に前記パイアス電圧を前記対応する駆動素子を介して印加することを特徴とする請求項1記載の駆動装置。

【請求項3】 前記設定手段は、前記複数の容量性発光素子に対して前記発光パネルの各行毎に前記アドレス期間及び前記発光期間を各々設定することを特徴とする請求項1記載の駆動装置。

【請求項4】 前記発光パネルにおいて前記複数の容量 性発光素子各々の陽極はアドレス線に接続され、

前記駆動素子は、NチャンネルのFETからなり、

前記オン保持手段は、前記アドレス線にゲートが接続され、ソースがデータ線に接続され、ドレインが前記パチャンネルのFETのゲートに接続されたPチャンネルのFETと、前記パチャンネルのFETのゲートの接続ラインに接続されたコンデンサと、からなり、

前記電圧印加手段は、前記アドレス期間に前記アドレス

線とアースとの間に前記アドレス線側が負電位となるように前記パイアス電圧を印加し、前記発光期間に前記位といるように前記発光電圧を印加する第1スキッチと、前記発光率を発光させる場合に前記アドレス期間に前記データ線とアースとの間に前記データ線側が正電位となるように所定電圧を印加し、前記発光明間に前記データとの間にでは重圧を印加し、前記を光明間に前記デースとの間にでは、前記アドレス期間に前記所定電圧の印加によって前記アドレスの特里、それに続く前記を光明に前記ロンデンサの結果、それに続く前記を光明に前記コンデンサの結果、それに続く前記を光明に前記コンデンサの結果、それに続く前記を光明に前記コンデンサの結果、それに続く前記を光明に前記コンデンサの結果、それに続く前記を光明に前記の下となり、前記発光させるべき発光期に前記の下となり、前記発光させるべき発光項に前記発光電圧が印加されることを特徴とする請求項しては3記載の駆動装置。

【請求項5】 前記発光バネルにおいて前記複数の容量 性発光素子各々の陽極はアドレス線に接続され、

前記駆動素子は、PチャンネルのFETからなり、

前記すシ保持手段は、前記アトレス線にゲートが接続され、パースがデータ線に接続され、ドレインが前記PチャンネルのFETのゲートに接続されたNチャンネルのFETと、前記PチャンネルのFETのゲートの接続ラインに接続されたコンデンサと、からなり、

前記電圧印加手段は、前記アトレス期間に前記アドレス 線とアースとの間に前記アドレス線側が正電位となるように前記パイアス電圧を印加し、前記発光期間に前記ア ドレス線とアースとの間に前記アドレス線側が負電位と なるように前記発光電圧を印加する第1スイッチと、

前記竜光素子を発光させる場合に前記アドレス期間に前記データ線とアースとの間に前記データ線側が正電位となるように所定電圧を印加し、前記竜光期間に前記データ線とアースとの間にゼロ電圧を印加する第2スイッチと、を有し、前記アドレス期間に前記所定電圧の印加によって前記NチャンネルのFETを介して前記コンデンサに奄電流が流れ、その結果、それに続く前記竜光期間に前記コンデンサの端子電圧によって前記PチャンネルのFETがオンとなり、前記竜光させるべき竜光素子に前記竜光電圧が印加されることを特徴とする請求項1又は3記載の駆動装置。

【請求項6】 前記設定手段は、前記複数の容量性発光素子に対して前記発光パネルの各付同時の前記アドレス期間及び前記発光期間を各々設定することを特徴とする請求項1記載の駆動装置。

【請求項7】 前記駆動素子は、NチャンネルのFETからなり、

前記十少保持手段は、前記アトレス線にデートが接続され、ソースがデータ線に接続され、ドレインが前記NチャンネルのFETのゲートに接続されたPチャンネルのFETと、前記NチャンネルのFETのゲートの接続ラインに接続されたコンデンサと、からなり、

前記電圧印加手段は、前記アドレス期間に前記アドレス 線とアースとの間にゼロ電圧を印加し、前記発光期間に 前記アドレス線とアースとの間に前記アドレス線側が正 電位となるように第1所定電圧を印加する第1スイッチ と、

前記発光素子を発光させる場合に前記アドレス期間に前記データ線とアースとの間に前記データ線側が正電位となるように第2所定電圧を印加する第2スイッチ各々の陽極とアースとの間にその陽極とでなるように前記を光端性色光素子各々の陽極とアースとの間にその陽極とアースとの間にその陽極とアースとの間にその陽極とアースとの間にその陽極とアースとの間にその陽極とアースとの間にその陽極とアースとの間にその陽極とアースとの間にその第3ス年の日間に発光を有し、前記アドレア期間に前記第2所を確記のアドレーのでは、その結果、それに統訂記を光明間に前記コンデンサに充電電流が流れ、その結果、それに統訂記を光明間に前記コンデンサに充電電流が流れ、その結果、それに統訂記記を光期間に前記コンデンサに充電電流が流れ、その結果、それに統訂記記を地間に前記コンデンサに充電電流が流れ、その結果、それに統訂記記を地間に前記させる。

【講求項8】 前記駆動素子は<u>、2</u>チャンネルのFET かっなり、

前記す、保持手段は、前記アドレス線にゲートが接続され、ソースがデータ線に接続され、ドレインが前記PチャンネルのFETのゲートに接続されたNチャンネルのFETと、前記PチャンネルのFETのゲートの接続ラインに接続されたコンデンサと、からなり、

前記電圧印加手段は、前記アドレス期間に前記アドレス線とアースとの間に前記アドレス線側が正電位となるように第1所定電圧を印加し、前記発光期間に前記アドレス線とアースとの間にゼロ電圧を印加する第1スイッチレ

前記発光素子を発光させる場合に前記アドレス期間に前記データ線とアースとの間に前記データ線側が正電位となるように第2所定電圧を印加する第2スイッチと、

前記アドレス期間に前記複数の容量性発光素子各々の陽極とアースとの間にその陰極側が正電位となるように前記パイアス電圧を印加し、前記発光期間に前記複数の容量性発光素子各々の陰極とアースとの間にその陰極側が負電位となるように前記発光電圧を印加する第3スイッチと、を有し、前記アトレス期間に前記第2所定電圧の印加によって前記NチャンネルのFETを介して前記コンデンサに充電電流が流れ、その結果、それに続く前記を光期間に前記コンデンサの端子電圧によって前記PチャンネルのFETがオンとなり、前記発光させるべき発光率子に前記発光電圧が印加されることを特徴とする請求項1又は6記載の駆動装置。

【請求項9】 マトリックス状に配置され各々が極性を 有する複数の容量性発光素子と前記複数の容量性発光素 子各々を個別に駆動する能動素子とを含むアフティブマ トリックス型発光パネルの駆動装置であって

入力映像データの同期タイミングに応じて前記複数の容量性発光素子各々に対するアドレス期間と発光期間とを 繰り返し設定する設定手段と、

前記アドレス期間の直前に前記入り映像データの輝度レベルに対応する輝度電圧を受け入れて保持して前記アドレス期間にその輝度電圧に応して前記複数の容量性発光素子のうちの発光させるべき発光素子に対応する能動素子を指定する指定手段と、

前記指定された能動素子を前記アドレス期間に続く前記 発光期間に前記輝度電圧に応じて能動状態又はオン状態 にさせる保持手段と、

前記発光期間に前記指定された駆動素子を介して前記発 光させるへき発光素子に順方向の極性にて発光電圧を印 加する電圧印加手段と、を備え。

前記電圧印加手段は、前記アドレス期間内に前記複数の容量性発光素子のうちの少なくとも前記発光させるべき 発光素子に前記順方向とは逆方向の極性にてバイアス電 圧を印加することを特徴とする駆動装置。

【請求項10】 前記設定手段は、前記複数の容量性発 光素子に対して前記発光ハネルの各行毎に前記アドレス 期間及び前記発光期間を各々設定することを特徴とする 請求項9記載の駆動装置。

【請求項11】 前記発光パネルにおいて前記複数の容量性発光素子各々の陽極はアドレス線に接続され、

前記能動素子は、NチャンネルのFETからなり、

前記指定手段は、前記アドレス期間の直前に前記入力映像データの輝度レベルに対応する輝度電圧を受け入れて前記アドレス期間においてデータ線に保持電圧を印加するサンブルホールド回路からなり、

前記保持手段は、前記アドレス線にゲートが接続され、 ノースがデータ線に接続され、ドレインが前記NチャンネルのFETのゲートに接続されたPチャンネルのFE Tと、前記NチャンネルのFETのゲートの接続ライン に接続されたコンデンサと、からなり、

前記電圧印加手段は、前記アドレス期間に前記アドレス線とアースとの間に前記アドレス線側が負電位となるように前記パイアス電圧を印加し、前記発光期間に前記アドレス線とアースとの間に前記アドレス線側が正電位となるように前記発光電圧を印加するスイッチと、

前記アドレス期間に前記サンプルホールド回路の保持電圧の印加によって前記PチャンネルのFETを介して前記コンデンサに充電電流が流れ、その結果、それに続く前記発光期間に前記コンデンサの端子電圧によって前記 NチャンネルのFETがす。 くは能動状態となり、前記 発光させるべき発光素子に前記NチャンネルのFETを介して前記発光電圧が印加されることを特徴とする請求項9 又は10記載の駆動装置。

【請求項12】 前記発光パネルにおいて前記複数の容 量性発光素子各々の陽極はアトレス線に接続され、 前記駆動素子は、PチャンネルのFETからなり、

前記指定手段は、前記アドレス期間の直前に前記入力映像デーフの輝度レベルに対応する輝度電圧を受け入れて前記アドレス期間においてデータ線に保持電圧を印加するサンフルホールド回路からなり、

前記保持手段は、前記アドレス線にゲートが接続され、フースがデータ線に接続され、ドレインが前記PチャンネルのFETのゲートに接続されたNチャンネルのFETと、前記PチャンネルのFETのゲートの接続ラインに接続されたコンデンサと、からなり、

前記電圧印加手段は、前記アドレス期間に前記アドレス 線とアースとの間に前記アドレス線側が正電位となるように前記パイアス電圧を印加し、前記発光期間に前記ア ドレス線とアースとの間に前記アドレス線側が負電位と なるように前記発光電圧を印加する第1スイッチと、

前記アドレス期間に前記サンプルホールド回路の保持電圧の印加によって前記パチャンネルのFETを介して前記コンデンサに充電電流が流れ、その結果、それに続く前記発光期間に前記コンデンサの端子電圧によって前記PチャンネルのFETがオンスは能動状態となり、前記発光させるべき発光素子に前記PチャンネルのFETを介して前記発光電圧が印加されることを特徴とする請求項9スは10記載の駆動装置。

【手続補正2】

【補正计象書類名】明細書

【補正対象項目名】0012

【補正方法】変更

【補正内容】

【手続補正3】

【補正讨象書類名】明細書

【補正対象項目名】0039

【補正方法】変更

【補正内容】

【0.0.3.9】なお、発光回路 $2.0_{\rm C_2}$ は図1.1に示すように構成することもできる。図1.1の発光回路 $2.0_{\rm C_1}$

はEL素子 $E_{1,j}$ の他に、NchのMOSFET46、PchのMOSFET47及びコンデンサ48からなる。アドレス線 A_i にはFET46のゲート \underline{m} 接続されている。データ線 B_j にはFET46のソースが接続されている。FET46のドレインにはFET42のゲートが接続され、その接続ラインはコンデンサ48を介してアース接続されている。EL素子 $E_{1,j}$ のアノードにはFET42のドレインが接続されており、FET42のソースはアース接続されている。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0042

【補正方法】変更

【補正内容】

【0.042】 アドレス期間が終了して発光期間となると、スイッチ2.61はアドレス線 Λ_1 に0.Vのアース電位を供給するので、FET4.6はオフとなる。一方、電源線Cを介してEL素子 $E_{1,1}$ のカソードには発光期間にはスイッチ2.8cから発光電位-Veが供給され、FET4.7はそのゲートにコンデンサ4.3の充電電圧が印加されているためオン状態となる。よって、EL素子 $E_{1,1}$ には発光電圧Veが順方向にて印加されるので電流が流れてEL素子 $E_{1,1}$ は発光状態となる。